Un corso semestrale sulla modellazione delle interconnessioni VSLI

Titolo originale:

A One-Semester Course in Modeling of VSLI Interconnections

Contenuto del libro:

La comprensione quantitativa delle capacità e delle induttanze parassite e dei conseguenti ritardi di propagazione e fenomeni di diafonia associati alle interconnessioni metalliche dei circuiti integrati su larghissima scala (VLSI) è diventata estremamente importante per la progettazione ottimale dei circuiti integrati di ultima generazione. La progettazione ottimale dei circuiti integrati di ultima generazione si basa molto sulla comprensione quantitativa delle capacità e delle induttanze parassite nei ritardi di propagazione e nei fenomeni di diafonia associati alle interconnessioni metalliche dei circuiti integrati su grandissima scala (VSLI).

Questo perché oltre il 65% dei ritardi sui chip dei circuiti integrati si verifica nelle interconnessioni e non nei transistor del chip. Modeling of VSLI Interconnections discuterà le tecniche matematiche necessarie per modellare le capacità parassite, le induttanze, i ritardi di propagazione, il rumore di diafonia e i guasti elettro-migratori associati alle interconnessioni in un ambiente realistico ad alta densità su un chip. Questo libro sarà il primo del suo genere scritto per un corso di un semestre sulla modellazione matematica delle interconnessioni metalliche in un circuito VLSI.

Nella maggior parte delle istituzioni di tutto il mondo, questo corso sarà offerto a livello universitario e di laurea iniziale. Il libro sarà interessante anche per gli ingegneri che operano nel settore e che desiderano un rapido aggiornamento sull'argomento.