Modello e progettazione di porte logiche a corrente migliorata: Differenziale e Single-Ended

Titolo originale:

Model and Design of Improved Current Mode Logic Gates: Differential and Single-Ended

Contenuto del libro:

CAPITOLO 1 INTRODUZIONE.

1. 1. 2 Letteratura disponibile 1. 2. 1 Diverse topologie di CML1. 2. 2 Approcci alla modellazione e alla progettazione1. 2. 3 Applicazione del sistema1. 3 Organizzazione del libro.

CAPITOLO 2 PORTE CML: CONCETTI DI BASE.

2. 1 Introduzione2. 2 Concetti di base2. 3 Porte CML differenziali2. 3. 1 Funzionamento dell'invertitore CML differenziale 2. 3. 2 Analisi dell'invertitore CML differenziale 2. 3. 2. 1 Modello statico2. 3. 2. 2 Modello di ritardo2. 3. 3 Progettazione dell'inverter CML differenziale2. 3. 4 Realizzazione delle porte di base2. 4 Porte CML single-ended2. 4. 1 Funzionamento dell'inverter PFSCL 2. 4. 2 Analisi dell'inverter PFSCL 2. 4. 2. 1 Modello statico2. 4. 2. 2 Modello di ritardo2. 4. 3 Progetto dell'inverter PFSCL2. 4. 4 Realizzazione delle porte di base2. 5 Osservazioni conclusive.

CAPITOLO 3 PORTE CML DIFFERENZIALI CON PDN MODIFICATO.

3. 1 Introduzione3. 2 Indagine sulla letteratura3. 3 Nuova valutazione3. 4 Miglioramento delle porte combinazionali con PDN modificato3. 4. 1 Funzionamento della porta XOR migliorata3. 4. 2 Analisi della porta XOR migliorata3. 4. 2. 1 Modello statico3. 4. 2. 2 Modello di ritardo3. 4. 3 Progettazione della porta XOR migliorata3. 4. 4 Confronto delle prestazioni3. 4. 4. 1 Progettazione ad alta velocità3. 4. 4. 2 Design ad alta efficienza energetica3. 4. 4. 3 Progettazione a bassa potenza3. 5 Miglioramento delle porte sequenziali con PDN modificato 3. 5. 1 Funzionamento del latch D migliorato3. 5. 2 Analisi del D latch migliorato 3. 5. 2. 1 Modello statico3. 5. 2. 2 Modello di ritardo3. 5. 3 Progettazione del D latch migliorato3. 5. 4 Confronto delle prestazioni3. 5. 4. 1 Progettazione ad alta velocità3. 5. 4. 2 Design ad alta efficienza energetica3. 5. 4. 3 Progettazione a bassa potenza3. 6 Osservazioni conclusive.

CAPITOLO 4 PORTE CML CON SORGENTE DI CORRENTE MODIFICATA.

4. 1 Introduzione4. 2 Panoramica delle modifiche alle sorgenti di corrente4. 3 Sorgente di corrente dinamica4. 3. 1 Sorgente di corrente dinamica NN esistente4. 3. 2 Nuova sorgente di corrente dinamica NP4. 4 Miglioramento delle porte CML differenziali con sorgente di corrente dinamica NP4. 4. 1 Funzionamento dell'inverter D-MCML-NP4. 4. 2 Progettazione dell'inverter D-MCML-NP4. 4. 3 Analisi del consumo di energia4. 5 Miglioramento delle porte PFSCL con sorgente di corrente dinamica NN4. 5. 1 Funzionamento dell'inverter D-PFSCL-NN 4. 5. 2 Progettazione dell'inverter D-PFSCL-NN 4. 5. 3 Analisi del consumo di potenza4. 6 Miglioramento delle porte PFSCL con sorgente di corrente dinamica NP4. 6. 1 Funzionamento dell'inverter D-PFSCL-NP4. 6. 2 Progettazione dell'inverter D-PFSCL-NP4. 6. 3 Analisi del consumo di energia4. 7 Applicazioni multistadio4. 7. 1 Buffer auto-temporizzato esistente4. 7. 2 Buffer auto-temporizzato migliorato4. 8 Confronto delle prestazioni4. 8. 1 Confronto delle prestazioni delle porte D-CML differenziali4. 8. 2 Confronto delle prestazioni delle porte D-PFSCL4. 9 Osservazioni conclusive.

CAPITOLO 5 PORTE CML CON CARICO MODIFICATO.

5. 1 Introduzione5. 2 Carichi disponibili5. 3 Nuovo carico (carico NP)5. 3. 1 Analisi del carico NP5. 3. 2 Resistenza del carico NP5. 4 Porte CML differenziali migliorate con carico modificato5. 4. 1 Funzionamento dell'inverter MCML-CC5. 4. 2 Analisi dell'inverter MCML-CC5. 4. 2. 1 Modello statico5. 4. 1. 1 Modello di ritardo5. 4. 3 Progettazione dell'inverter MCML-CC5. 4. 4 Perf.