Il software di processo con Verilog Hdl: Modellizzazione e sintesi di modelli di processo

Recensioni dei lettori

Il libro fornisce un'introduzione chiara, informativa e logicamente strutturata alla progettazione dei processori, migliorando la comprensione di Verilog e consentendo un'applicazione pratica nelle strutture RISC e a ciclo singolo.

Presentazione chiara e informativa, capitoli ben strutturati, esempi utili con codice sorgente, miglioramento significativo della comprensione di Verilog e dei fondamenti della progettazione di processori, adatto per una solida base in strutture più complesse.

Nessuna menzione.

(basato su 1 recensioni dei lettori)

Titolo originale:

Prozessorentwurf Mit Verilog Hdl: Modellierung Und Synthese Von Prozessormodellen

Contenuto del libro:

In questo libro vengono descritti vari progetti di microprocessori a 12 e 16 bit, nonché la loro modellazione e la possibile implementazione mediante FPGA (Field Programmable Gate Array). A tale scopo viene utilizzato il linguaggio di descrizione hardware Verilog HDL.

Il codice sorgente viene trattato in dettaglio in tutte le fasi della progettazione. I modelli Verilog vengono confrontati tra loro sulla base dei rapporti di sintesi e vengono elaborati vantaggi e svantaggi. I progetti sono stati creati utilizzando il software di sviluppo CAD (Computer Aided Design), che può essere scaricato gratuitamente da Internet.

Grazie alle nozioni di base, il lettore può creare i propri prototipi per applicazioni specifiche. Il libro si rivolge principalmente agli studenti di informatica e ingegneria elettrica e agli sviluppatori che desiderano familiarizzare con l'argomento.