Esercitazioni sull'architettura dei computer utilizzando un FPGA: introduzione ad ARM e Verilog

Recensioni dei lettori

Attualmente non ci sono recensioni dei lettori. La valutazione si basa su 14 voti.

Titolo originale:

Computer Architecture Tutorial Using an FPGA: ARM & Verilog Introductions

Contenuto del libro:

Imparate l'architettura dei computer e fate esperienza pratica con un FPGA mentre studiate a casa. Un modello funzionante di processore ARM a 32 bit viene costruito gradualmente partendo dai principi di base dell'architettura dei computer. Gli FPGA (Field Programmable Gate Array) sono piattaforme elettroniche digitali flessibili che possono essere organizzate come CPU, reti neurali o qualsiasi altro circuito digitale. Sono l'equivalente digitale dei mutaforma della fantascienza.

L'FPGA viene prima introdotta graficamente attraverso modelli operativi di singole porte logiche e strutture come bus e decodificatori. Successivamente, la codifica Verilog inizia con semplici esempi di circuito e culmina con una CPU che esegue il codice macchina ARM. I programmi possono anche essere inseriti in un linguaggio assembly simbolico che viene compilato in codice macchina ARM al 100% da macro, task e funzioni scritte nel linguaggio Verilog. L'imitazione della CPU può essere eseguita a piena velocità, con punti di interruzione o in pausa durante il ciclo di acquisizione, decodifica ed esecuzione.

Oltre 150 illustrazioni accompagnano le descrizioni dettagliate per l'impostazione dell'FPGA e per l'esecuzione di ciascuno dei circa 100 esempi Verilog. Tutti gli esempi di codice sorgente possono essere scaricati da GitHub e utilizzano il software Intel(R) Quartus(R) Prime insieme alla scheda di sviluppo FPGA Terasic DE10-Lite. La DE10-Lite è disponibile per l'acquisto a meno di 100 dollari in molti siti Internet e l'Intel(R) Quartus(R) Prime Lite Edition è scaricabile gratuitamente da Intel. È possibile utilizzare altre schede FPGA e altri software Verilog, ma potrebbero essere necessarie leggere modifiche agli esempi.