Analisi e progettazione di circuiti di clock CMOS per un basso rumore di fase

Titolo originale:

Analysis and Design of CMOS Clocking Circuits for Low Phase Noise

Contenuto del libro:

Mentre l'elettronica continua a diventare più veloce, più piccola e più efficiente, lo sviluppo e la ricerca sui segnali e sui circuiti di clock hanno accelerato per tenere il passo. Questo libro colma il divario tra la teoria classica dei circuiti di clock e i recenti progressi tecnologici, costituendo una guida utile per i neofiti del settore e offrendo l'opportunità ai ricercatori già affermati di ampliare e aggiornare le proprie conoscenze sulle tendenze attuali.

Il libro inizia introducendo la teoria della trasformata di Fourier e della densità spettrale di potenza, per poi partire da queste basi nel capitolo 2 per definire il rumore di fase e il jitter. Il capitolo 3 illustra la teoria e l'implementazione primaria degli oscillatori CMOS, compresi gli oscillatori LC e gli oscillatori ad anello, mentre il capitolo 4 introduce le tecniche di analisi del rumore di fase e del jitter. I capitoli 5-7 trattano i circuiti di clock convenzionali.

I PLL (Phase-locked loop) e i DLL (delay-locked loop), che sopprimono il rumore di fase degli oscillatori CMOS. Vengono descritti gli elementi costitutivi dei PLL/DLL convenzionali e viene approfondita la dinamica dell'anello di retroazione negativa del PLL/DLL, con esempi pratici di progettazione. I capitoli 8-11 affrontano lo stato dell'arte delle tecniche circuitali per la soppressione del rumore di fase, presentando i principi e i problemi pratici dell'implementazione circuitale delle tecniche di rilevamento della fase di sottocampionamento, dei PLL/DLL completamente digitali, degli oscillatori con blocco a iniezione e dei DLL con moltiplicazione del clock. Un'ampia rassegna e discussione sui circuiti di clock all'avanguardia e sui benchmark è contenuta in un'appendice.